Descripción sintetizable de alto nivel para sistemas digitales asíncronos con redes de Petri

Abstract

Este documento presenta una forma de realizar la detección de finalización de procesos, para sistemas digitales asíncronos. Para ello se muestran resultados del estudio del protocolo de dos fases “dual rail”. También se detalla alguna información de diferentes casos sintetizados, con una descripción VHDL, en una FPGA (Field Programable Gate Array). En dichas arquitecturas, se emplean redes de Petri, como sistema de control para un circuito asíncrono. Finalmente se analizan los modelos de sistemas asíncronos, para escoger el más idóneo en el momento de sincronizar el proceso con la red de control (red de Petri).